IBM vient de dévoiler un processeur Telum II et une puce accélératrice Spyre – fabriqués par Samsung Foundry – à l’occasion de la conférence annuelle Hot Chips qui se tient jusqu’au 27 août à Stanford, en Californie.
Selon la firme d’Armonk, le processeur Telum II possède huit cœurs de haute performance fonctionnant à 5,5 gigahertz avec 36 mégaoctets de cache secondaire par cœur. La capacité du cache sur la puce est de 360 Mo. La mémoire cache virtuelle de niveau 4 du Telum II, d’une capacité de 2,88 gigaoctets (Go) par tiroir de processeur. Avec Telum II, IBM promet une multiplication par quatre de la capacité de calcul par rapport à la génération précédente de Telum. La puce est intégrée à une unité de traitement des données d’accélération des entrées/sorties (E/S) pour améliorer le traitement des données grâce à une densité d’E/S accrue de 50%.
L’accélérateur Spyre a jusqu’à un téraoctet de mémoire et fonctionne sur les huit cartes d’un tiroir d’E/S ordinaire. C’est un complément au Telum II pour la mise à l’échelle de l’architecture afin de prendre en charge la méthode d’IA d’ensemble. Spyre se fixe à l’aide d’un adaptateur PCIe (Peripheral Component Interconnect Express) de 75 watts. Cela veut dire que l’accélérateur va prendre en charge les charges de travail des modèles d’IA sur l’ordinateur central tout en consommant 75 watts ou moins d’énergie par carte. Chaque puce possède 32 cœurs de calcul qui prennent en charge les types de données int4, int8, fp8 et fp16, d’après IBM.
Le géant d’Armonk estime que ces deux puces favoriseront l’adoption des modèles d’IA traditionnels et des modèles de langage de grande taille (LLM) émergents ainsi que l’usage de la méthode d’IA d’ensemble, combinant plusieurs modèles d’IA d’apprentissage automatique et d’apprentissage profond avec des LLM d’encodeur.
Ces deux puces seront disponibles en 2025 pour Z et LinuxOne.